以异构智算，赋能芯片研发效率
面向高校科研与企业研发场景，聚焦解决数字SoC设计中验证与仿真周期长、算力消耗大的核心瓶颈。融合国产EDA工具与AI+EDA平台，采用CPU、GPU、FPGA等异构算力协同架构，支持软件算法与硬件加速的混合仿真模式，可稳定支撑超千万门级复杂SoC的完整时序仿真与验证。
CPU + GPU异构加速架构
适用设计类型：模拟电路、放大器、PLL、LDO、电源管理、ADC/DAC、接口电路等
CPU + FPGA异构加速架构
适用设计类型：RTL仿真、验证回归、大规模SoC项目、FPGA原型验证等
自动识别任务复杂度，分配在CPU/GPU/FPGA上最优运行路径。基于任务特征动态选择最优执行路径，支持多任务并行场景下的实时调度与负载均衡。
仿真中间结果智能缓存与自动复用，减少重复计算。支持大规模回归任务的分布式并行执行，提高吞吐效率。
针对SPICE、RTL、门级等不同场景深度优化内核，在保证仿真精度的前提下释放底层硬件性能。
与主流EDA工具及流程深度兼容，无需修改RTL/网表/仿真脚本，快速部署，降低迁移成本。
支持本地集群、私有云及混合云架构，满足不同企业在安全、合规与成本上的要求。
基础版：仿真速度提升 1.5×～3×
高级版：仿真速度提升 5×～30×
基础版：回归任务整体提速 2×～4×
高级版：SoC/系统级验证提速 10×～50×
微信扫码联系我们
